Open Access

Wojciech Andrzej Debski

• This work demonstrates the design and implementation of a multi-band multi-standard WLAN system consisting of a 5 - 6 GHz receiver and a 24 GHz down-converter. The main challenges are high frequency, broadband, and adaptive operation, power consumption and high integration level. This thesis introduces a multi-standard adaptive receiver concept to fulfill those requirements. The receivers are implemented in a standard 0.13 µm CMOS technology. A direct-conversion architecture for the 5 - 6 GHz band and a heterodyne architecture for a multi-band system are proposed. The most common receiver architectures are analyzed and the wave propagation effects are discussed. Then the most important receiver parameters are derived. Active and passive integrated components are investigated because understanding the device characteristic is a key requirement for a successful high frequency design. Finally, the multi-standard adaptive receiver concept is introduced. The choice of architecture, design and implementation of each of the receiver buildingThis work demonstrates the design and implementation of a multi-band multi-standard WLAN system consisting of a 5 - 6 GHz receiver and a 24 GHz down-converter. The main challenges are high frequency, broadband, and adaptive operation, power consumption and high integration level. This thesis introduces a multi-standard adaptive receiver concept to fulfill those requirements. The receivers are implemented in a standard 0.13 µm CMOS technology. A direct-conversion architecture for the 5 - 6 GHz band and a heterodyne architecture for a multi-band system are proposed. The most common receiver architectures are analyzed and the wave propagation effects are discussed. Then the most important receiver parameters are derived. Active and passive integrated components are investigated because understanding the device characteristic is a key requirement for a successful high frequency design. Finally, the multi-standard adaptive receiver concept is introduced. The choice of architecture, design and implementation of each of the receiver building blocks are discussed. The functionality of the 5 - 6 GHz receiver and the 24 GHz down-converter is demonstrated by the performance measurements. The main achievements of this work include: Firstly, a 5-6 GHz LNA integrated in 0.13 µm CMOS technology. The amplifier exhibits a gain of 16.5 dB, noise figure of 2.9 dB and 1 dB input compression point of -6.5dBm at power consumption of 7.5mW. The circuit features robust built-in input ESD protection. Secondly, a 5-6 GHz zero-IF receiver with analog pre-processing features a noise figure of 3.8 dB at the conversion gain of 43.4 dB. The channel select filter corner frequency is tunable to 6.5, 10, 20 and 50 MHz. The implemented analog pre-processing loop allows to adopt the linearity of the receiver to the input signal level. Thirdly, a 23-24 GHz tuned down-converter achieved the gain of 21.8 dB, noise figure of 6.8 dB and 1 dB input compression point of -16.7dBm at power consumption of 58.5mW.…
• Diese Arbeit zeigt den Entwurf und die Implementierung eines Multi-Band Multi-Standard WLAN Systems bestehend aus einem 5 - 6 GHz Empfänger und einem 24 GHz Downconverter. Die wesentlichen Herausforderungen sind dabei die hohe Frequenz, die Breitbandigkeit, der adaptive Betrieb, der Energieverbrauch sowie der Integrationsgrad. In dieser Arbeit wird ein Multistandardempfängerkonzept eingeführt, welches diesen Herausforderungen gerecht wird. Die Empfängerstufen sind in einer Standard 0.13 µm CMOS-Technologie implementiert. Eine homodyne Architektur für das 5 - 6 GHz Band und eine heterodyne Architektur für das Multibandsystem werden vorgeschlagen. Mögliche Empfängerarchitekturen werden untersucht und ihre Übertragungseigenschaften analysiert. Darauf basierend werden die wichtigsten Parameter der Empfängerschaltung hergeleitet. Parallel dazu werden sowohl aktive als auch passive integrierte Bauelemente untersucht, da das Verständnis ihrer Eigenschaften eine Schlüsselrolle für den erfolgreichen HF-Schaltungsentwurf spielt. DaraufDiese Arbeit zeigt den Entwurf und die Implementierung eines Multi-Band Multi-Standard WLAN Systems bestehend aus einem 5 - 6 GHz Empfänger und einem 24 GHz Downconverter. Die wesentlichen Herausforderungen sind dabei die hohe Frequenz, die Breitbandigkeit, der adaptive Betrieb, der Energieverbrauch sowie der Integrationsgrad. In dieser Arbeit wird ein Multistandardempfängerkonzept eingeführt, welches diesen Herausforderungen gerecht wird. Die Empfängerstufen sind in einer Standard 0.13 µm CMOS-Technologie implementiert. Eine homodyne Architektur für das 5 - 6 GHz Band und eine heterodyne Architektur für das Multibandsystem werden vorgeschlagen. Mögliche Empfängerarchitekturen werden untersucht und ihre Übertragungseigenschaften analysiert. Darauf basierend werden die wichtigsten Parameter der Empfängerschaltung hergeleitet. Parallel dazu werden sowohl aktive als auch passive integrierte Bauelemente untersucht, da das Verständnis ihrer Eigenschaften eine Schlüsselrolle für den erfolgreichen HF-Schaltungsentwurf spielt. Darauf basierend wird das Konzept eines Multistandardempfängers entwickelt. Die Auswahl der Architektur, des Schaltungsentwurfes und der Implementierung jedes Empfängerblocks werden diskutiert. Die Funktionalität sowohl des 5 - 6 GHz Empfängers als auch des 24 GHz Downconverters werden durch entsprechende Messungen demonstriert. Als wesentliche Ergebnisse dieser Arbeit wurden verwirklicht: Erstens ein 5 - 6 GHz LNA, der in 0.13 µm CMOS Technologie integriert wurde. Dieser hat eine Verstärkung von 16,5 dB, eine Rauschzahl von 2,9 dB und der 1 dB Eingangskompressionspunkt liegt bei -6,5 dBm. Dabei ist die Leistungsaufnahme nur 7,5mW. Die Schaltung besitzt robuste Eingangsschutzschaltungen. Zweitens, wurde ein 5 - 6 GHz Zero-IF Empfänger mit analoger Vorverarbeitung und einer Rauschzahl von 3,8 dB bei einer Verstärkung von 43,4 dB realisiert. Die Grenzfrequenz der Kanalselektionsfilter ist auf 6,5,10,20 und 50MHz abstimmbar. Die analoge Vorverarbeitungsstufe erlaubt es, die Linearität des Empfängers auf die Stärke des Eingangssignals abzustimmen. Drittens, wurde ein 23 - 24 GHz Downconverter implementiert, der eine Verstärkung von 21,8 dB, eine Rauschzahl von 6,8 dB und einen 1 dB Eingangskompressions- punkt von -16,7dBm bei einer Leistungsaufnahme von 58,5mW aufweist.…