Design of an integrated 60 GHz Transceiver Front-End in SiGe:C BiCMOS Technology

Design eines integrierten 60 GHz Tansceiver Frontends in SiGe:C BiCMOS Technologie

  • This thesis describes the complete design of a low cost 60 GHz front end in SiGe BiCMOS technology. It covers the topics of a system plan, designs of building blocks, designs of application boards and real environment tests. Different LNA and mixer topologies have been investigated and fabricated. Good agreements between measurements and simulations have been achieved by using the self-developed component models. A transceiver front end system is built based on these blocks. A heterodyne architecture with a 5 GHz IF is adopted because it is compatible with the standard IEEE 802.11a, which allows the reuse of some existing building blocks of the 5 GHz transceiver. The transceiver chips are assembled onto application boards and connected by bond-wires. Bond-wire inductances have been minimized by using a cavity and compensated by an on board structure. The front end has been tested by both QPSK and OFDM signals in an indoor environment. Clear constellations have been measured. This was the first silicon based 60 GHz demonstrator inThis thesis describes the complete design of a low cost 60 GHz front end in SiGe BiCMOS technology. It covers the topics of a system plan, designs of building blocks, designs of application boards and real environment tests. Different LNA and mixer topologies have been investigated and fabricated. Good agreements between measurements and simulations have been achieved by using the self-developed component models. A transceiver front end system is built based on these blocks. A heterodyne architecture with a 5 GHz IF is adopted because it is compatible with the standard IEEE 802.11a, which allows the reuse of some existing building blocks of the 5 GHz transceiver. The transceiver chips are assembled onto application boards and connected by bond-wires. Bond-wire inductances have been minimized by using a cavity and compensated by an on board structure. The front end has been tested by both QPSK and OFDM signals in an indoor environment. Clear constellations have been measured. This was the first silicon based 60 GHz demonstrator in Europe and the second in the world.show moreshow less
  • Diese Arbeit beschreibt das komplette Design eines Low-Cost 60-GHz Frontends in SiGe-BiCMOS-Technologie. Sie beinhaltet die Themen Systemplanung, Design der Baugruppen, Design der Anwendungsplatinen und Tests in einer realen Umgebung. Verschiedene LNA- und Mischer-Topologien wurden untersucht und hergestellt. Gute Übereinstimmung zwischen den Messungen und Simulationen wurde durch die Verwendung selbst entwickelter Modelle für passive Komponenten erreicht. Basierend auf diesen Blöcken wurde ein Transceiver Frontend System gebaut. Eine heterodyne Architektur mit einer Zwischenfrequenz von 5 GHz wurde benutzt, weil sie kompatibel ist mit dem Standard IEEE 802.11a, was die Wiederverwendung einiger existierender Bausteine eines 5-GHz-Transceivers ermöglicht. Die Transceiver-Chips wurden auf Anwenderplatinen montiert und durch Bonddrähte verbunden. Die Bonddraht-Induktivitäten wurden durch die Verwendung eines Hohlraums auf des Platine minimiert und durch ein Anpassungsnetzwerk kompensiert. Das Frontend wurde sowohl mit QPSK- als auchDiese Arbeit beschreibt das komplette Design eines Low-Cost 60-GHz Frontends in SiGe-BiCMOS-Technologie. Sie beinhaltet die Themen Systemplanung, Design der Baugruppen, Design der Anwendungsplatinen und Tests in einer realen Umgebung. Verschiedene LNA- und Mischer-Topologien wurden untersucht und hergestellt. Gute Übereinstimmung zwischen den Messungen und Simulationen wurde durch die Verwendung selbst entwickelter Modelle für passive Komponenten erreicht. Basierend auf diesen Blöcken wurde ein Transceiver Frontend System gebaut. Eine heterodyne Architektur mit einer Zwischenfrequenz von 5 GHz wurde benutzt, weil sie kompatibel ist mit dem Standard IEEE 802.11a, was die Wiederverwendung einiger existierender Bausteine eines 5-GHz-Transceivers ermöglicht. Die Transceiver-Chips wurden auf Anwenderplatinen montiert und durch Bonddrähte verbunden. Die Bonddraht-Induktivitäten wurden durch die Verwendung eines Hohlraums auf des Platine minimiert und durch ein Anpassungsnetzwerk kompensiert. Das Frontend wurde sowohl mit QPSK- als auch OFDM-Signalen in einer In-Haus-Umgebung getestet. Eine fehlerfreie Datenübertragung konnte demonstriert werden. Dies war der erste Silizium-basierte 60-GHz-Demonstrator in Europa und der zweite in der Welt.show moreshow less

Download full text files

Export metadata

Additional Services

Search Google Scholar Stastistics
Metadaten
Author: Yaoming Sun
URN:urn:nbn:de:kobv:co1-opus-11384
Referee / Advisor:Prof. Dr.-Ing. Rolf Kraemer
Document Type:Doctoral thesis
Language:English
Year of Completion:2009
Date of final exam:2009/02/25
Release Date:2009/11/26
Tag:60-GHz-Transceiver; Drahtlose Kommunikation; Einchip-Lösung; Integrierte Hochfrequenzschaltungen; MMIC
60 GHz transceiver; MMIC; RFIC; Single chip solution; Wireless communication
GND Keyword:MMIC; Hochfrequenzschaltung; Transceiver
Institutes:Fakultät 1 MINT - Mathematik, Informatik, Physik, Elektro- und Informationstechnik / FG Systeme
Institution name at the time of publication:Fakultät für Mathematik, Naturwissenschaften und Informatik (eBTU) / LS Systeme
Einverstanden ✔
Diese Webseite verwendet technisch erforderliche Session-Cookies. Durch die weitere Nutzung der Webseite stimmen Sie diesem zu. Unsere Datenschutzerklärung finden Sie hier.