The purpose of this work was the improvement of charge compensation structures in 4H Silicon Carbide, such as vertical super-junction or lateral RESURF structures. Lateral RESURF LDMOS transistors were developed for an application in integrated circuits. This transistor type provides a high blocking voltage, due to an implanted nitrogen layer with the functionality of a compensation layer to the p-type epitaxial layer. Different design parameters were investigated. A maximum breakdown voltage of about 980 V and a minimum ON-state resistance of about 54 mOhmcm2 were achieved, depending on the design of the LDMOS transistor. A comparison between TCAD simulations and measured data of different models regarding the dimensions of the LDMOS transistor was done. Hereby, design rules were derived for the best electrical behavior of the transistors. Moreover, simulations predicted that for an optimization of the compensating layer, figure-of-merit values in the range of 40–50 MW/cm2 can be achieved with the here presented LDMOS transistor. These values are above average compared to more sophisticated RESURF designs reported in the literature. As a further improvement of the compensation mechanism inside the transistor, a second compensating layer can be included. For that, RESURF diodes were fabricated and investigated. An aluminum doped additional compensating layer was implanted inside a n-type epitaxial layer using high energy ion implantation with an energy filter technology. For the implantation with ion energies up to 6.6 MeV, an oxide hard mask with a thickness of approximately 4 µm was developed, providing an ion penetration depth up to 2 µm. The resulting RESURF diodes were able to block about 700 V. Furthermore, the aspect of a defect-based charge compensation in aluminum-implanted layers was investigated by Hall Effect measurements and DLTS. New physical models as fit functions to the measured free charge carrier density were developed and offered a high fit accuracy. It was found that defects near the conduction band edge reduce the hole density by approximately 40 %. Furthermore, defects near the valence band edge (EV + (300–500 meV)) are introduced by the new models. These defects could be donor- or acceptor-type. For the latter, the model indicates aluminum-correlated defects. The implanted aluminum ions seem to occupy one of two energy levels: the known aluminum energy level and a second energy level located energetically deeper in the band gap. Hereby, the implanted concentration splits in propotion 1:1. By the assumption of acceptor-type defects in the lower half of the band gap, the compensation degree can reach up to 90 %. In the upper half of the band gap, five types of defects were detected by DLTS. It was possible to correlate these defects with some defects labeled in the literature: EH2, IN3, IN4, IN8 and ON defects.

Ziel dieser Arbeit war die Entwicklung von Ladungskompensationsstrukturen (vertikale Super-Junction-Strukturen und laterale RESURF-Strukturen) auf Basis des Halbleitertyps 4H-Siliziumkarbid. Es wurden laterale RESURF-LDMOS-Transistoren für die Anwendung als Schalter in integrierten Schaltkreisen untersucht, die, aufgrund einer implantierten Stickstoffschicht als Kompensationsschicht zur p-Typ Epitaxieschicht, hochsperrend sind. Durch einen Vergleich der gemessenen Daten verschiedener Modelle, hinsichtlich der Dimensionierung und Dotierstoffkonzentrationen, mit TCAD-Simulationen, konnten Designregeln für den LDMOS-Transistor aufgestellt werden. Weiterhin zeigten Simulationen, dass durch eine Optimierung der Kompensationsschicht figure-of-merit- Werte im Bereich von 40–50 MW/cm2 möglich sind. Diese Werte sind hinsichtlich der einfachen RESURF-Struktur im Vergleich zur Literatur überdurchschnittlich hoch. Eine Erweiterung des RESURF-LDMOS-Transistors wäre eine weitere Kompensationsschicht innerhalb der Bestehenden. Hierfür wurden Teststrukturen in Form von RESURF-Dioden untersucht. Die Kompensationsschicht ist Aluminium-dotiert innerhalb einer n-Typ Epitaxieschicht und wurde mittels „Einzelschuss“-Hochenergie- Ionenimplantation mit Energiefilter-Technologie realisiert. Es wurde im Rahmen der Arbeit eine Oxidmaskierung einer Dicke von ca. 4 µm entwickelt, für Implantationsenergien bis zu 6,6 MeV und Eindringtiefen bis zu 2 µm. Die Dioden sperrten bis ca. 700 V. Weiterhin wurde im Rahmen der Arbeit eine defektbasierte Ladungskompensation in Aluminium-implantierten Schichten untersucht. Die Auswirkungen einer defektbasierten Kompensation wurden mittels Hall-Effekt- und DLTS-Messungen analysiert. Die Entwicklung neuer physikalischer Modelle als Anpassungsfunktion an die gemessene freie Ladungsträgerdichte ermöglichte eine hohe Anpassungsgenauigkeit. Es zeigte sich, dass Defekte nahe der Leitungsbandkante die Löcherdichte um ca. 40 % reduzieren. Weiterhin basiert das Modell auf zusätzlichen Störstellen nahe der Valenzbandkante (EV + (300–500 meV)). Diese Störstellen können donator- oder akzeptorartig sein. Für Letztere lässt das Modell auf Aluminium-korrelierte Defekte schließen. Hierbei teilt sich die implantierte Aluminiumkonzentration scheinbar auf das Aluminium-Energieniveau und auf ein energetisch in der Bandlücke tiefer liegendes Energieniveau näherungsweise im Verhältnis 1:1 auf. Für die Annahme von donatorartigen Störstellen in der unteren Hälfte der Bandlücke ergibt das Modell einen Kompensationsgrad bis zu 90 %. In der oberen Hälfte der Bandlücke wurden im Rahmen der Arbeit fünf Defekte mittels DLTS detektiert, die vergleichbar mit den Literaturwerten der Defekte EH2, IN3, IN4, IN8 sowie der ON-Defekte sind.