The patterning of substrate surfaces by lithography techniques is frequently used in different areas. Within the semiconductor industry, the optical lithography is the common technique for the definition of nanosized patterns. The ongoing shrinkage of electron device dimensions steadily increases the requirements for lithography. Therefore, state of the art lithography tools (steppers) cost up to 20 million € and are only running profitably for high throughput and high quantities. Additionally, steppers will probably not satisfy the requirements for the future electron device dimensions. For these reasons, alternative lithography techniques for nanopatterning are attracting more and more interest in research and industry. One of these lithography techniques, beside EUV- and electron beam lithography, is the UV-nanoimprint lithography (UV-NIL). Its capability as a cost effective and high resolution patterning technique for electron devices was investigated within this work. The resolution of the UV-nanoimprint lithography is mainly limited by the patterns on a mold that are transferred in the best case 1:1 into a resist. Therefore, the fabrication of molds with nanosized patterns was optimized and a concept for producing imprint molds was developed that resulted in a considerable cost reduction compared to the established concept. After imprinting, a defect free release of the mold from the cured resist is mandatory. Therefore, the adhesion between different resists and surfaces (substrate and mold) was optimized. For defect free imprinting, the mold’s surface had to be modified with an antisticking layer. Different combinations of antisticking layers and resists were under test to finally evaluate an optimum combination to perform 500 imprints without a measurable degradation of the anti-sticking layer. Also measurements of the wetting behavior of resists with respect to different substrate surfaces and the determination of the surface tensions of the resists by a method that is presented for the first time were essential. Investigations on the dispensing of resists resulted in the integration of an ink-jet system (before single drop dispenser) into the imprint tool. With the ink-jet system, the residual layer thickness, which is unavoidable for the imprint process, could be reduced by one order of magnitude to 31 nm. This result was the prerequisite to develop subsequent etching processes to pattern substrates with high dimensional accuracy. Finally, a process for short channel n-MOSFETs was developed with the poly-Si gates being patterned by UV-NIL and reactive ion etching. The resulting transistors were characterized and their functionality was demonstrated. With these results, the capability of the UV-nanoimprint lithography as a cost effective and high resolution patterning technique for electron devices was successfully proven.

Lithografieverfahren werden in vielen Arbeitsgebieten eingesetzt, um eine Oberfläche zu strukturieren. Im Bereich der Halbleitertechnik kommen für die lithografische Strukturierung zumeist optische Verfahren zum Einsatz, an die auf Grund der Miniaturisierung elektronischer Bauelemente immer höhere Anforderungen gestellt werden. Daher kosten moderne Belichtungsanlagen („Stepper“) mittlerweile bis zu 20 Millionen €, weshalb diese nur im industriellen Maßstab für hohe Durchsätze und Stückzahlen rentabel sind. Da die „Stepper“ zusätzlich die zukünftigen Anforderungen bzgl. des Auflösungsvermögens wahrscheinlich nicht mehr erreichen werden, ist man in der Forschung und Industrie auf der Suche nach Alternativverfahren zur Nanostrukturierung. Zu diesen zählen neben der EUV- und Elektronenstrahl-Lithografie die UV-Nanoimprint-Lithografie (UV-NIL), deren Potential als kostengünstiges Nanostrukturierungsverfahren für elektronische Bauelemente im Rahmen der Arbeit untersucht wurde. Bei der UV-Nanoimprint-Lithografie wird das Auflösungsvermögen maßgeblich durch eine Prägeform bestimmt, deren Relief im optimalen Fall 1:1 in einen Prägelack übertragen wird. Aus diesem Grund wurde der Herstellungsprozesses von Quarzprägeformen optimiert sowie ein neues Konzept entwickelt und umgesetzt, bei dem die Gesamtherstellungskosten von Prägeformen im Vergleich zum etablierten Konzept um eine Größenordnung geringer sind. Um nach einem Prägevorgang eine defektfreie Trennung zwischen ausgehärtetem Prägelack und Prägeform zu erreichen, wurde die Haftung zwischen Prägelacken und verschiedenen Oberflächen (Substrat und Prägeform) optimiert. Dazu wurde die Prägeformoberfläche im Rahmen der Arbeit mit verschiedenen Antihaftschichten modifiziert und mit einer optimalen Kombination aus Antihaftschicht und Prägelack wurden 500 Prägungen ohne Degradation der Antihaftschicht durchgeführt. Entscheidend bei der Haftungsoptimierung waren auch die Entwicklung einer neuen Auswertemethode zur Bestimmung der Oberflächenspannung von Prägelacken und die Untersuchung der Benetzung von Oberflächen durch Prägelacke. Auf Grund der Erkenntnisse der Arbeit wurde für die Lackaufbringung die Imprintanlage mit einem „Ink-Jet“-System (vorher Eintropfendosierer) erweitert und somit die beim Prägeprozess unvermeidbare Restlackschichtdicke um eine Größenordnung auf 31 nm reduziert. Dies war die Vorraussetzung, um nachfolgende maßgetreue Substratätzprozesse zu entwickeln. Schließlich wurde durch die Strukturierung von Poly-Si Gatefingern mittels UV-NIL und reaktivem Ionenätzen im Rahmen eines n-Kurzkanal MOSFET Prozesses sowie der anschließenden Charakterisierung der Transistoren das Potential der UV-NIL als ein kostengünstiges Nanostrukturierungsverfahren für elektronische Bauelemente demonstriert.