- AutorIn
- Thomas Siegmund
- Titel
- Design und Implementierung eines optimierenden VHBC-Compilers für die Virtual Hardware Machine und Realisierung der Virtual Hard
- Zitierfähige Url:
- https://nbn-resolving.org/urn:nbn:de:bsz:15-qucosa2-167753
- Schriftenreihe
- Abschluss- und Qualifikationsarbeiten aus der Fakultät für Mathematik und Informatik
- Datum der Einreichung
- 13.07.2006
- Abstract (DE)
- Die vorliegende Arbeit beschreibt die Optimierung des VHBC-Compilers, die Erweiterung der Eingabedateiformate des Compilers um EDIF-Netzlisten, seine Anpassung an die veränderte Architektur der VHM und die Realisierung dieser Architektur mittels VHDL. Es wird der Aufbau und die Arbeitsweise des VHBC-Compilers erläutert und die neue Architektur der VHM ausführlich beschrieben. Dem geht ein Vergleich mit bestehenden Ansätzen rekonfigurierbarer Hardware und eine Analyse der Schwachpunkte der bestehenden VHM und des VHBC-Compilers voraus.
- Abstract (EN)
- This work describes the optimization of the VHBC-compiler, its extension to the input format EDIF, its adjustment to the changed architecture of the VHM and the realization of the VHM by means of VHDL.
- Freie Schlagwörter (EN)
- Byte, Code, Computing, Hardware, machine, Reconfigurable, VHDL, VHM, Virtual
- Klassifikation (DDC)
- 000
- BetreuerIn Hochschule / Universität
- Prof. Udo Kebschull
- Den akademischen Grad verleihende / prüfende Institution
- Universität Leipzig, Leipzig
- Version / Begutachtungsstatus
- angenommene Version / Postprint / Autorenversion
- URN Qucosa
- urn:nbn:de:bsz:15-qucosa2-167753
- Veröffentlichungsdatum Qucosa
- 17.11.2017
- Dokumenttyp
- Diplomarbeit
- Sprache des Dokumentes
- Deutsch