KIT | KIT-Bibliothek | Impressum | Datenschutz

Evaluation techniques as a part of the verification process

Eisenbiegler, Dirk; Kumar, Ramayya


Volltext §
DOI: 10.5445/IR/369096
Cover der Publikation
Zugehörige Institution(en) am KIT Fakultät für Informatik – Institut für Rechnerentwurf und Fehlertoleranz (IRF)
Publikationstyp Buchaufsatz
Publikationsjahr 1994
Sprache Englisch
Identifikator ISBN: 3-540-58450-1
urn:nbn:de:swb:90-AAA3690968
KITopen-ID: 369096
Erschienen in Higher order logic theorem proving and its applications. HUG'94. Ed.: T.F. Melham
Verlag Springer Verlag
Serie Lecture notes in computer science ; 859
KIT – Die Forschungsuniversität in der Helmholtz-Gemeinschaft
KITopen Landing Page