h1

h2

h3

h4

h5
h6
http://join2-wiki.gsi.de/foswiki/pub/Main/Artwork/join2_logo100x88.png

Fabrication, characterization and simulation of band-to-band tunneling field-effect transistors based on silicon germanium = Fabrikation, Charakterisierung und Simulation von Band-zu-Band-Tunnel-Feldeffekt-Transistoren auf Silizium-Germanium-Basis



Verantwortlichkeitsangabevorgelegt von Matthias Schmidt

ImpressumAachen : Publikationsserver der RWTH Aachen University 2013

Umfang123 S. : Ill., graph. Darst.


Aachen, Techn. Hochsch., Diss., 2013

Zsfassung in dt. und engl. Sprache


Genehmigende Fakultät
Fak01

Hauptberichter/Gutachter


Tag der mündlichen Prüfung/Habilitation
2013-10-08

Online
URN: urn:nbn:de:hbz:82-opus-47825
URL: https://publications.rwth-aachen.de/record/229416/files/4782.pdf

Einrichtungen

  1. Fachgruppe Physik (130000)
  2. Lehrstuhl für Experimentalphysik IV B (FZ Jülich) (134210)

Inhaltliche Beschreibung (Schlagwörter)
CMOS (Genormte SW) ; T-FET (Genormte SW) ; Halbleiterbauelement (Genormte SW) ; Halbleiterphysik (Genormte SW) ; Silicium (Genormte SW) ; Physik (frei) ; TFET (frei) ; semiconductor device (frei) ; semiconductor physics (frei) ; silicon (frei)

Thematische Einordnung (Klassifikation)
DDC: 530

Kurzfassung
In den letzten Jahrzehnten war Skalierung des Metall-Oxid-Halbleiter-Feldeffekt-Transistors (MOSFET) der hauptsächliche Antriebsfaktor für Verbesserung der Rechenleistung von elektronischen Bauelementen. Zudem ist die Verringerung des Energiebedarfs eine drängende Frage auf globaler Ebene geworden. Jedoch ist das konventionelle Skalieren des Silizium-basierten MOSFETs in den letzten Jahren an seine Grenzen gestoßen. Als Konsequenz wurde an neuartigen Materialien neben Si geforscht und alternative Konzepte für Bauelemente zum MOSFET untersucht. Einer der vielversprechendsten Kandidaten als Ersatz für den MOSFET ist der Band-zu-Band-Tunnel-Feldeffekt-Transistor (TFET). TFETs sind p-i-n-Dioden, an deren Gatter eine Spannung angelegt wird, und hat das Potential, eine inverse Unterschwellspannungsteigung zu besitzen, welche kleiner ist als die des MOSFETs, was schnelleres Schalten und einen geringen Energiebedarf bedeutet. In dieser Arbeit werden TFET-Bauelemente präsentiert, die auf Silizium-Germanium (SiGe) basieren. Nach einer theoretischen Einführung in das Wirkungsprinzip des TFETs werden die Herausforderungen diskutiert, denen man begegnet, wenn man ein Bauelement, welches mit dem MOSFET konkurrieren kann, konzipiert. Das Ziel ist eine steile Steigung S und ein hoher An-Strom I_on. Si_1-xGe_x mit der Germanium-Konzentration x wird als Kanalmaterial untersucht, zusammen mit high-k-Oxiden für das Gatter-Dielektrikum, um die Leistungsfähigkeit des TFETs zu verbessern. Experimentelle TFETs mit kompressiv biaxial verspanntem Si_1-xGe_x, und x=0,35, 0,5 und 0,65, zeigen eine spezifisches Verhalten, das von x abhängt. TFET-Bauelemente mit Si_0,5Ge_0,5 zeigen die beste elektrische Leistungsfähigkeit, wobei die steilste Steigung und der größte Strom S=162mV/dec, bzw. I_on=4uA/um sind. Jedoch zeigen diese TFETs ein ambipolares Verhalten, das auf die bipolare p-i-n-Architektur zurückzuführen ist. Das bedeutet, dass das Bauelement sowohl für negative als auch für positive Gatterspannungen eingeschaltet wird. Dies macht das Bauelement weniger geeignet für Logisches Schalten. Um dieses Problem zu lösen, werden Si_0,5Ge_0,5-TFETs mit asymmetrisch dotierter Quelle und Senke hergestellt und analysiert. Abhängig von der Dotierstoffkonzentration auf der n-und p-Seite zeigen diese Bauelemente ein unipolares Verhalten, aber auf Kosten von verringerten An-Strömen. Um Tunnel-Bauelemente mit optimalem Verhalten zu erhalten, werden Hetero-Struktur-TFETs mit p-Si_0,5Ge_0,5-Quelle, iSi-Kanal und nSi-Senke eingeführt. Diese Bauelemente zeichnen sich durch eine in-situ-dotierte Quelle aus und besitzen eine Steigung von bis zu S=65mV/dec. Diese SiGe/Si-Hetero-Strukturen wurden auch mit verschiedenen Gatter-Oxiden und Oxid-Dicken untersucht. Die kapazitive effektive Dicke (CET) hat einen starken Einfluss auf die Leistungsfähigkeit des Bauelements: Elemente mit der kleinsten CET, die ein dünnes HfO_2-Oxid besitzen (k=22), zeigen eine deutlich verbesserte Leistungsfähigkeit als solche mit dickerem Al_2O_3-Oxid (k=9). Um die Skalierbarkeit von TFETs zu untersuchen, werden SiGe/Si-Hetero-Strukturen mit verschiedenen Kanallängen hergestellt: L_g=100 und 200nm (Kurzkanal, SC), sowie L_g=600, 1000 und 1500nm (Langkanal, LC). Diese Bauelemente wurden auch in Hinblick auf die Rollen von Linien- und Punkt-Tunneln im TFET untersucht. LC-Bauelemente zeigen ein ansteigendes I_on bei größer werdendem L_g, weil der Anteil des Linientunnelns größer wird, während das Punkt-Tunneln konstant bleibt. Das wird von Bauelement-Simulationen bestätigt. Diese Simulationen zeigen auch, dass Bauelemente eine verbesserte Steigung besitzen, wenn sie so konstruiert sind, dass der Unterschwellspannungsbereich vom Linien-Tunneln dominiert wird.

For the past decades, down-scaling of metal-oxide-semiconductor field-effect-transistors (MOSFET) devices was the main driving force of enhancing the computational performance of electronic devices. Also, the decreasing overall power consumption in computations has become a pressing challenge on a global scale. However, during the last years, conventional down-scaling of the silicon-based MOSFET has reached its limitations. As a consequence, new materials besides Si are studied and alternative device principles for the MOSFET are being researched. One of the most promising candidates for replacing the MOSFET is the band-to-band tunneling field-effect transistor (TFET). TFETs are gated p-i-n diodes, which have the potential for exhibiting a steeper inverse subthreshold-slope S than the MOSFET, meaning faster switching and reduced power consumption. In this thesis, TFET devices based on silicon-germanium (SiGe) are presented. After the theoretical introduction into the working principle of the TFET the grand challenges are addressed, which have to be faced in building a MOSFET-competitive tunneling device, with the goal of obtaining a steep slope S and high on-currents I_on. Si_1-xGe_x, with different Ge concentrations x, as a channel material and high-k oxides for gate dielectrics are discussed for improving the TFET performance. Experimental TFETs on compressively biaxially strained Si_1-xGe_x with x=0.35, 0.5 and 0.65 show a distinctive switching behavior depending on the Ge concentration. TFET devices on Si_0.5Ge_0.5 exhibit the best electrical performance, where the best values of slope and current that are observed amount to S=162mV/dec and I_on=4uA/um, respectively. However, these TFETs show an ambipolar behavior, due to their bipolar p-i-n architecture, meaning that the devices are switched on for both, negative and positive gate voltages. This makes the devices less suitable for logical switching. To solve this problem, Si_0.5Ge_0.5 TFETs with asymmetrically doped source and drain are fabricated and analyzed. Depending on the doping concentration of the n and p sides, these devices show a unipolar behavior, but at expenses of on-current reduction. To obtain tunnel devices with optimal properties, hetero-structure TFETs with p-Si_0.5Ge_0.5 source, iSi channel and nSi drain are introduced. The devices which feature an in-situ doped source exhibit an improved slope of up to S=65mV/dec. These SiGe/Si hetero-structures also were studied with different gate oxides and oxide thickness. The capacitance effective thickness (CET) heavily impacts the device performance: those devices with the smallest CET, featuring a thin HfO_2 dielectric (k=22) show a greatly improved performance to those with thicker Al_2O_3 dielectric (k=9). To address the scalability of the TFETs, Si/SiGe hetero-structures are fabricated with different gate lengths of L_g=100 and 200nm (short channel, SC) and L_g=600, 1000 and 1500nm long channel, LC. These devices were also used to study the role of line and point tunneling within the TFET. LC devices show an increasing I_on for increasing L_g, due to an increased amount of line tunneling, while the amount of point tunneling stays constant. This is confirmed by device simulations. These simulations also show that devices show an improved slope, if the device is built such that the sub-threshold regime is dominated by line tunneling.

Fulltext:
Download fulltext PDF

Dokumenttyp
Dissertation / PhD Thesis

Format
online, print

Sprache
English

Interne Identnummern
RWTH-CONV-144386
Datensatz-ID: 229416

Beteiligte Länder
Germany

 GO


OpenAccess

QR Code for this record

The record appears in these collections:
Document types > Theses > Ph.D. Theses
Faculty of Mathematics, Computer Science and Natural Sciences (Fac.1) > Department of Physics
Publication server / Open Access
Public records
Publications database
134210
130000

 Record created 2014-07-16, last modified 2022-04-22


Fulltext:
Download fulltext PDF
Rate this document:

Rate this document:
1
2
3
 
(Not yet reviewed)