Modeling, fabrication and characterization of silicon tunnel field effect transistors

Sandow, Christian Philipp; Mantl, Siegfried

doi:3453

Modeling, fabrication and characterization of silicon tunnel field effect transistors = Modellierung, Herstellung and Characterisierung von Silizium Tunnel Feldeffekttransistoren

Sandow, Christian Philipp (Author)

2011

Verantwortlichkeitsangabevorgelegt von Christian Philipp Sandow

ImpressumAachen : Publikationsserver der RWTH Aachen University 2011

UmfangXIII, 112 S. : Ill., graph. Darst.

Aachen, Techn. Hochsch., Diss., 2010

Zsfassung in engl. und dt. Sprache

Genehmigende Fakultät
Fak01

Hauptberichter/Gutachter
Mantl, Siegfried (Thesis advisor)

Tag der mündlichen Prüfung/Habilitation
2010-06-08

Online
URN: urn:nbn:de:hbz:82-opus-34530
URL: https://publications.rwth-aachen.de/record/63817/files/3453.pdf

Einrichtungen

Inhaltliche Beschreibung (Schlagwörter)
Nanoelektronik (Genormte SW) ; Nanodraht (Genormte SW) ; Transistor (Genormte SW) ; MOS-FET (Genormte SW) ; Physik (frei) ; TFET (frei) ; Tunneltransistor (frei) ; Tunneling field-effect transistor (frei)

Thematische Einordnung (Klassifikation)
DDC: 530
pacs: 73.63.-b * 85.30.De * 85.30.Mn * 85.35.-p

Kurzfassung
In den vergangenen Jahrzehnten erlaubte die kontinuierliche Verkleinerung der Metal-Oxid-Halbleiter-Feldeffektransistoren (MOSFETs) die Herstellung schnellerer und zunehmend komplexer Mikrochips. Mit der Verkleinerung der MOSFETs wurde gleichzeitig die Versorgungsspannung reduziert, was dazu führte, dass die Leistungsaufnahme pro Fläche konstant blieb. In Zukunft wird diese Reduktion der Versorgungsspannung jedoch durch die physikalisch beschränkte minimale Unterschwellensteigung des MOSFETs begrenzt werden. Im Rahmen dieser Promotionsarbeit wird der Tunnel-Feldeffektransistor (TFET) als Alternative zum MOSFET untersucht, da der TFET keine Beschränkung der minimalen Unterschwellensteigung aufweist und somit eine weitere Reduktion der Leistungsaufnahme erlauben könnte. Zu Beginn der Arbeit wird zunächst das Konzept des TFETs eingeführt und wichtige Parameter werden anhand von umfangreichen Bauelementesimulationen auf Basis der Nicht-Gleichgewichts-Greens-Funktions-Methode untersucht. Zunächst wird der Einfluss der Bauelementgeometrie studiert. Zwei Realisierungen des TFETs, zum einen als planarer TFET und zum anderen als Nanodraht-TFET werden verglichen. Aufgrund seiner überlegenen Gateelektrostatik ist der Nanodraht-TFET der planaren Realisierung überlegen und erlaubt größere Anströme sowie verbesserte inverse Unterschwellensteigungen. Die Dicke des Gatedielektrikums hat ebenfalls Einfluss auf die Leistungsfähigkeit des TFETs. Je dünner das Gatedielektrikum, desto besser wird die Gateelektrostatik und damit die Tunneleigenschaften. Ein weiterer wichtiger Parameter ist die Dotierstoffkonzentration in Source und Drain. Für die Dotierstoffkonzentration können zwei Grenzfälle unterschieden werden. Für sehr große Konzentrationen wird die Unterschwellensteigung schlechter, bei zu kleinen Konzentrationen hingegen ist der Anstrom reduziert. Somit sollte die Dotierstoffkonzentration der jeweiligen Anwendung angepasst werden. Da die relativ große Bandlücke von Silizium hohe Tunnelströme verhindert, werden abschließend verschiedene TFETs mit unterschiedlichen Bandlücken simuliert und verglichen. Es zeigt sich, dass Materialien mit geringer Bandlücke zwar größere Anströme aufweisen, jedoch aufgrund der Ambipolarität des TFETs die Ausströme des TFETs stärker als die Anströme zunehmen. Deshalb wird als optimale Lösung ein Nanodraht-TFET basierend auf einer Heterostruktur vorgeschlagen, bei dem am Source/Kanal-Übergang ein Halbleiter mit kleiner Bandlücke und am Drain/Kanal-Übergang ein Halbleiter mit großer Bandlücke zum Einsatz kommt. Im zweiten Teil der Arbeit werden die Simulationen durch experimentell realisierte TFETs auf Silizium ergänzt: Zunächst wurden TFETs auf ultra-dünnen Silizium-auf-Isolator-Substraten hergestellt und charakterisiert. Die gemessenen Kennlinien zeigen eine minimale inverse Unterschwellensteigung von 325 mV/dec und Anströme in der Größenordnung von 10^-2 µA/µm. Da somit die Leistungsfähigkeit dieser TFETs geringer ist als diejenige vergleichbarer MOSFETs, wird zur weiteren Optimierung der TFETs der Einfluss der Dotierstoffkonzentration in Source und Drain sowie der Dicke des Gatedielektrikums studiert. Beide Parameter beeinflussen die Kennlinien der TFETs entsprechend den durchgeführten Simulationen. Darüber hinaus zeigen die experimentellen Daten, dass die Steilheit des Dotierprofils am Source/Kanal-Übergang die Tunnelwahrscheinlichkeit begrenzt. Um eine Verbesserung der Tunneleigenschaften zu erreichen, wurden im nächsten Schritt TFETs in Form von parallelen Nanodrähten mit einem Drahtdurchmesser von < 20 nm unter Nutzung eines „Top-Down“ Prozesses hergestellt. Zudem wurde zur Vergrößerung der Steilheit der Dotierstoffprofile erstmalig Laser Annealing zur Dotierstoffaktivierung in TFETs eingesetzt. Die elektrische Charakterisierung zeigt eine Verbesserung der inversen Unterschwellensteigung um ca. 10% und des Anstroms um eine Größenordnung im Vergleich zu den planaren TFETs. Um das Verständnis der physikalischen Grundlagen der Funktionsweise des TFETs zu verbessern wurden Tieftemperaturmessungen durchgeführt, welche bestätigen, dass Band-zu-Band-Tunneln der dominante Leitungsprozess ist. Darüber hinaus zeigen die Tieftemperaturmessungen erstmalig, dass parasitäre Rekombinationsmechanismen in Silizium TFETs existieren, die die Leistungsfähigkeit der Tunneltransistoren beeinträchtigen könnten. Zusammenfassend wird in dieser Arbeit die Leistungsfähigkeit von Silizium-TFETs durch Quanten-Simulationen und zwei verschiedene experimentelle Realisierungen detailliert untersucht. Anhand von Parametervariationen werden Wege zur weiteren Optimierung von Silizium-TFETs aufgezeigt. Als ein erster Schritt in Richtung zukünftiger Tunneltransistoren auf Basis von III-V-Halbleitern mit geringer Bandlücke werden erstmalig MOSFETs aus InSb präsentiert.

Over the last decades, the continuous down-scaling of metal-oxide-semiconductor field-effect transistors (MOSFETs) enabled faster and more complex chips while at the same time the space and power-consumption was kept under control. However, in the future, the further reduction of the power consumption per unit area will be restricted by a fundamental limit of the inverse subthreshold swing of MOSFETs, which relates its on/off-current-ratio to the operation voltage. Since logic devices operate at a given on/off-current-ratio, the limited subthreshold swing will prevent further reduction of the operation voltage, which is the main parameter to reduce the power consumption. In this thesis, the Tunnel-FET (TFET) is studied as an alternative switching device which could overcome the physical limit of the subthreshold slope in MOSFETs. After introducing the working principle of the TFET, device parameters are studied extensively in quantum simulations based on the non-equilibrium-Green’s-function method. It is found that the performance of a nanowire device geometry is superior to that of planar structures and that the gate dielectric should be as thin as possible. Moreover, the impact of doping concentration on the switching behavior is investigated. For very large doping concentrations, the subthreshold swing is expected to deteriorate while smaller doping concentrations lead to reduced on-currents. Therefore, the doping concentrations need to be tailored to a specific application. Finally, TFETs with different substrate materials are simulated and the influence of bandgap and effective masses is illustrated. A small bandgap improves band-to-band tunneling currents, therefore, the on-currents of the TFET increase. However, due to the ambipolar behavior of the TFET, the off-currents increase as well. Therefore, an optimal TFET is proposed, which is a heterostructure nanowire that utilizes a small bandgap material at the source/channel-junction and a large bandgap material at the drain/channel-junction. The extensive simulations are complemented by a study on different experimental realizations of the TFET: As a first step, planar silicon TFETs were fabricated on ultra-thin-body silicon-on-insulator substrates. The resulting TFETs exhibit minimal inverse subthreshold slopes of 325 mV/dec and on-currents of the order of 10^-2 µA/µm. Since these results are inferior to MOSFET performance, optimizations of the doping concentration and gate dielectric thickness are investigated and both parameters are found to impact the performance as predicted by the simulations. Furthermore, the lateral steepness of the source doping profile is identified as an important parameter, which limits the switching slope. To benefit from the improved electrostatics of nanowires, in a second step, silicon nanowire array TFETs with widths of < 20 nm were fabricated using a top-down approach. In order to optimize the slope of the doping profile, for the first time laser annealing was employed for dopant activation in TFETs. To find the optimum annealing conditions, the impact of different laser energies in combination with a thermal post-anneal treatment on the TFET performance is studied. The electrical characterization of the nanowire TFETs shows an improvement of the subthreshold swing by about 10% and of the on-currents by one order of magnitude when compared to the planar TFETs. To deepen the understanding of TFET operation, low temperature measurements have been performed and band-to-band tunneling is found to be the dominant conduction method. Moreover, for the first time possible parasitic recombination mechanisms are identified in a TFET which might limit the switching slope in silicon. Since small-band gap heterostructure nanowires might offer largely improved tunneling probabilities, in this thesis, a first experimental realization of InSb nanowire MOSFETs is presented. As the bandgap is the most important property for TFET applications, it is carefully extracted from the electrical characteristics and it is found to match the value known from bulk InSb very well. In summary, this thesis presents quantum simulations and two experimental realizations of TFETs in silicon are studied in detail. Variations of device parameters show a path for further optimizations of silicon TFETs. As a first step beyond silicon, InSb nanowire MOSFETs are fabricated successfully for the first time and the potential of InSb for TFET operation is discussed.

Fulltext:
PDF