Characterization, integration and reliability of HfO 2 and LaLuO 3 high-kappa-metal gate stacks for CMOS applications

Nichau, Alexander; Mantl, Siegfried

doi:4728

Characterization, integration and reliability of HfO 2 and LaLuO 3 high-kappa-metal gate stacks for CMOS applications = Charakterisierung, Integration und Zuverlässigkeit von HfO2 und LaLuO3 „high-kappa/metal gate stacks” für CMOS-Anwendungen

Nichau, Alexander (Author)

2013

Verantwortlichkeitsangabevorgelegt von Alexander Nichau

ImpressumAachen : Publikationsserver der RWTH Aachen University 2013

UmfangXI, 179 S. : Ill., graph. Darst.

Aachen, Techn. Hochsch., Diss., 2013

Zsfassung in dt. und engl. Sprache

Genehmigende Fakultät
Fak01

Hauptberichter/Gutachter
Mantl, Siegfried (Thesis advisor)

Tag der mündlichen Prüfung/Habilitation
2013-07-15

Online
URN: urn:nbn:de:hbz:82-opus-47289
URL: https://publications.rwth-aachen.de/record/229175/files/4728.pdf

Einrichtungen

Inhaltliche Beschreibung (Schlagwörter)
High-k Metal-Gate-Technik (Genormte SW) ; High-k-Dielektrikum (Genormte SW) ; CMOS (Genormte SW) ; Silicium (Genormte SW) ; MOS-FET (Genormte SW) ; Physik (frei) ; high-k metal gate technology (frei) ; Silicon (frei) ; CMOS scaling (frei) ; MOSFET (frei)

Thematische Einordnung (Klassifikation)
DDC: 530
pacs: 78.70.En * 79.60.Jv * 79.60.Dp * 79.60.Bm * 81.07.-b * * 85.30.Tv * 77.55.dj * 77.55.df

Kurzfassung
Die fortschreitende Skalierung der Dimensionen des Feldeffekttransistors (MOSFET) benötigt eine äquivalente Oxiddicke (EOT) des Gatters unterhalb eines Nanometer. EOT-Werte unterhalb von 1,4 nm können hierbei durch die kombinierte Verwendung von Oxiden höherer relativer Permittivität und Metallelektroden für das Gatter erreicht werden (engl. „high-kappa/metal gate stacks“). Unter Verwendung von TiN als Metallelektrode werden LaLuO3 and HfO2 als zwei unterschiedliche Oxide hoher Permittivität untersucht. LaLuO3 und dessen temperaturabhängige Silikatbildung werden mittels harter Röntgenstrahlung und Fotoemissionsspektroskopie (HAXPES) charakterisiert. Die effektive Abschirmlänge von LaLuO3 wurde dabei zwischen 7 und 13 keV bestimmt um zukünftige Studien der Grenzschicht und des Diffusionsverhaltens zu ermöglichen. In einer ersten Untersuchung von LaLuO3 auf Germanium wird eine Germanatbildung gezeigt. LaLuO3 wurde des Weiteren erfolgreich in einen Hochtemperaturfertigungsprozess für MOSFETs integriert. Die hergestellten Bauelemente weisen Anströme bis zu 70 µA/µm bei 1 µm Gatterlänge auf. Hierzu werden mehrere Optimierungsschritte präsentiert. Die effektive Mobilität der Bauelemente kann dabei mit der Silikatbildung und dem thermischen Prozessbudget erklärt werden. Bei hoher Temperatur führt die Silikatbildung zu einer Mobilitätsabnahme, welche durch La-reiche Silikatbildung erklärt wird. In diesem Hochtemperaturprozess ist die Integration von LaLuO3 eng mit der Optimierung der Metallelektrode TiN verbunden. Hierbei zeigt stöchiometrisches TiN die höchste thermische Stabilität in Bezug auf die Verwendung einer Si-Schutzschicht und high-kappa Oxiden. Verschiedene Ansätze für die EOT-Reduktion mittels LaLuO3 und HfO2 werden aufgezeigt. Thermodynamische und kinetische Berechnungen werden dabei für die Abschätzung des Verhaltens auf der Nanoskala angewendet. Den thermodynamischen Erwägungen zufolge verhindert übermäßiger Sauerstoff innerhalb der Gatterschichten die EOT-Skalierung unterhalb von 1,2 nm. Durch die Verwendung einer dünneren SiO2-Schicht ist die äquivalente Oxiddicke von HfO2 bis unter 1 nm skalierbar. Die Abdeckung der Metallelektrode mittels Siliziums ermöglicht gleiche EOT-Werte auch nach Heizen auf hohe Temperatur. Die weitere Skalierung von HfO2-basierten Gatterschichten erlauben Redox-Systeme, wobei das EOT mittels Al dotiertem TiN bis unterhalb 5 Å skaliert wurde. Die Dotierung des TiN in Verbindung mit LaLuO3 führt zu einer Modifikation oder Reduktion der Silikatgrenzschicht zwischen Si-Substrat und Oxid. Dieses Verhalten wird mittels Elektronenenergieverlustspektroskopie gezeigt. Die Oxidqualität in Si/HfO2/TiN Gatterschichten wurde mittels Ladungspumpen und Mobilitätsmessung der Ladungsträger auf 3d-Feldeffekttransistoren („FinFETs“) bestimmt. Die Oxidqualität als Anzahl der Oxid- und Grenzschichtdefekte wird dabei auf der Oberfläche und der Seitenflanke für drei verschiedene Temperaturprozesse verglichen. Dabei wird gezeigt, dass ein Hochtemperaturheizen des HfO2 signifikant die Oxidqualität und die Mobilität verbessert. Die Oxid-Zuverlässigkeit für Gatterschichten unterhalb von 1 nm EOT werden mithilfe der Messung des zeitabhängigen dielektrischen Zusammenbruchs von FinFETs mit HfO2/TiN Gatterschichten bestimmt. Die erfolgreiche Skalierung des EOT muss immer die Oxidqualität und die resultierende Zuverlässigkeit berücksichtigen. Eine geringere Oxidqualität führt hierbei zu einer Mobilitätsabnahme und früherem Anstieg des Gatter-Leckstroms.

The continued downscaling of MOSFET dimensions requires an equivalent oxide thickness (EOT) of the gate stack below 1 nm. An EOT below 1.4 nm is hereby enabled by the use of high-kappa/metal gate stacks. LaLuO3 and HfO2 are investigated as two different high-kappa oxides on silicon in conjunction with TiN as the metal electrode. LaLuO3 and its temperature-dependent silicate formation are characterized by hard X-ray photoemission spectroscopy (HAXPES). The effective attenuation length of LaLuO3 is determined between 7 and 13 keV to enable future interface and diffusion studies. In a first investigation of LaLuO3 on germanium, germanate formation is shown. LaLuO3 is further integrated in a high-temperature MOSFET process flow with varying thermal treatment. The devices feature drive currents up to 70µA/µm at 1µm gate length. Several optimization steps are presented. The effective device mobility is related to silicate formation and thermal budget. At high temperature the silicate formation leads to mobility degradation due to La-rich silicate formation. The integration of LaLuO3 in high-T processes delicately connects with the optimization of the TiN metal electrode. Hereby, stoichiometric TiN yields the best results in terms of thermal stability with respect to Si-capping and high-kappa oxide. Different approaches are presented for a further EOT reduction with LaLuO3 and HfO2. Thereby the thermodynamic and kinetic predictions are employed to estimate the behavior on the nanoscale. Based on thermodynamics, excess oxygen in the gate stack, especially in oxidized metal electrodes, is identified to prevent EOT scaling below 1.2 nm. The equivalent oxide thickness of HfO2 gate stacks is scalable below 1 nm by the use of thinned interfacial SiO2. The prevention of oxygen incorporation into the metal electrode by Si-capping maintains the EOT after high temperature annealing. Redox systems are employed within the gate electrode to decrease the EOT of HfO2 gate stacks. A lower limit found was EOT=5 Å for Al doping inside TiN. The doping of TiN on LaLuO3 is proven by electron energy loss spectroscopy (EELS) studies to modify the interfacial silicate layer to La-rich silicates or even reduce the layer. The oxide quality in Si/HfO2/TiN gate stacks is characterized by charge pumping and carrier mobility measurements on 3d MOSFETs a.k.a. FinFETs. The oxide quality in terms of the number of interface (and oxide) traps on top- and sidewall of FinFETs is compared for three different annealing processes. A high temperature anneal of HfO2 improves significantly the oxide quality and mobility. The gate oxide integrity (GOI) of gate stacks below 1 nm EOT is determined by time-dependent dielectric breakdown (TDDB) measurements on FinFETs with HfO2/TiN gate stacks. A successful EOT scaling has always to consider the oxide quality and resulting reliability. Degraded oxide quality leads to mobility degradation and earlier soft-breakdown, i.e. leakage current increase.

Fulltext:
PDF